AIT Associated Repository of Academic Resources: ＦＰＧＡによる画像処理演算の研究（カメラ画像の入力及びパイプライン演算による高速化）

			English

	ホーム

ブラウズ
	コミュニティ（資料別）
	発行日
	著者
	タイトル
	主題

アクセス状況
	アイテム別高頻度ダウンロード文献
	アクセス統計


	DSpaceについて

AIT Associated Repository of Academic Resources >
A．研究報告 >
A1 愛知工業大学研究報告 >
4．愛知工業大学研究報告 (2008-) >
44号 >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/11133/1446

完全メタデータレコード

DCフィールド	値	言語
dc.contributor.author	天野, 国廣	ja_JP
dc.contributor.author	堀田, 厚生	ja_JP
dc.contributor.alternative	AMANO, Kunihiro	ja_JP
dc.contributor.alternative	HOTTA, Atsuo	ja_JP
dc.date.accessioned	2013-01-10T02:10:39Z	-
dc.date.available	2013-01-10T02:10:39Z	-
dc.date.issued	2009-03-31	ja_JP
dc.identifier.uri	http://hdl.handle.net/11133/1446	-
dc.description.abstract	An image processing system with FPGA has been designed and implemented. It adopted the following design techniques. 1) Optimization of the module partition, 2) Improvement of memory access sequences, 3) Pipelining is introduced to the computing unit. The system was applied to an image processing implementing background subtraction. It showed the processing speed improvement by 6.5 over the system of the last design that was developed in 2006.	ja_JP
dc.language.iso	jpn	ja_JP
dc.publisher	愛知工業大学	ja_JP
dc.title	ＦＰＧＡによる画像処理演算の研究（カメラ画像の入力及びパイプライン演算による高速化）	ja_JP
dc.title.alternative	ＦＰＧＡ　ニヨル　ガゾウ　ショリ　エンザン　ノ　ケンキュウ　カメラ　ガゾウ　ノ　ニュウリョク　オヨビ　パイプライン　エンザン　ニヨル　コウソクカ	ja_JP
dc.title.alternative	The Research of Image Processing System with FPGA　(Input of Camera Image and Speed-up by Pipeline Operation)	ja_JP
dc.type.nii	Research Paper	ja_JP
dc.identifier.niiissn	18833217	ja_JP
dc.identifier.ncid	AA12337561	ja_JP
dc.identifier.jtitle	愛知工業大学研究報告 = Bulletin of Aichi Institute of Technology	ja_JP
dc.identifier.issue	44	ja_JP
dc.identifier.spage	83	ja_JP
dc.identifier.epage	88	ja_JP
dc.sortkey	12	ja_JP
出現コレクション:	44号

このアイテムのファイル:

ファイル	記述	サイズ	フォーマット
紀要44号(P83-88).pdf		2.89 MB	Adobe PDF	見る/開く

このリポジトリに保管されているアイテムは、他に指定されている場合を除き、著作権により保護されています。